.. _home:

Knowledge Hub
=================

.. toctree::
   :hidden:
   :caption: Cours disponibles

   Accueil <self>
   transfert_radiatif/index

.. toctree::
   :hidden:
   :caption: Matériel & Systèmes

   verilog_fpga/index
   clara_agx/index

.. toctree::
   :hidden:
   :caption: Annexes

   solutions

.. raw:: html

   <div class="course-grid">

     <a class="course-card" href="transfert_radiatif/index.html">
       <div class="course-card__header course-card__header--rt">
         <span class="course-card__badge">Physique</span>
       </div>
       <div class="course-card__body">
         <h2 class="course-card__title">Transfert Radiatif</h2>
         <p class="course-card__desc">
           Équation du transfert radiatif, profondeur optique, solution
           formelle, moments du champ de rayonnement et approximation
           de diffusion.
         </p>
         <ul class="course-card__topics">
           <li>Équation ETR — forme générale</li>
           <li>Profondeur optique &amp; albédo de diffusion</li>
           <li>Moments J, F, P du rayonnement</li>
         </ul>
         <span class="course-card__cta">Accéder au cours →</span>
       </div>
     </a>

     <a class="course-card" href="verilog_fpga/index.html">
       <div class="course-card__header course-card__header--fpga">
         <span class="course-card__badge">FPGA / HDL</span>
       </div>
       <div class="course-card__body">
         <h2 class="course-card__title">Verilog &amp; FPGA</h2>
         <p class="course-card__desc">
           Initiation au langage Verilog sur carte Nexys 4 DDR (Artix-7).
           Diviseur de fréquence piloté par un signal d'entrée analogique :
           XADC, détection de front montant, compteur ÷ 16.
         </p>
         <ul class="course-card__topics">
           <li>Syntaxe Verilog — modules, types, opérateurs</li>
           <li>XADC, comparateur numérique, edge detector</li>
           <li>Diviseur 20 MHz → 1,25 MHz — testbench</li>
         </ul>
         <span class="course-card__cta">Accéder au cours →</span>
       </div>
     </a>

     <a class="course-card" href="clara_agx/index.html">
       <div class="course-card__header course-card__header--nvidia">
         <span class="course-card__badge">NVIDIA / Embarqué</span>
       </div>
       <div class="course-card__body">
         <h2 class="course-card__title">NVIDIA Clara AGX</h2>
         <p class="course-card__desc">
           Mise à jour et flash de la plateforme Clara AGX Developer Kit
           (Jetson AGX Xavier + RTX 6000) via NVIDIA SDK Manager depuis
           Windows avec VirtualBox.
         </p>
         <ul class="course-card__topics">
           <li>Configuration VirtualBox + USB 3.0 passthrough</li>
           <li>Flash Holopack via SDK Manager</li>
           <li>Basculement iGPU / dGPU (RTX 6000)</li>
         </ul>
         <span class="course-card__cta">Accéder au guide →</span>
       </div>
     </a>

   </div>